2016.03.13
「CPUの高速化と省電力化を進めるには、半導体設計回路の幅(プロセスルール)の微細化が必須。長い間プロセスルールを14ナノメートル級以下にするのは困難とされてきたが、ついにその壁を乗り越える技術が開発された。アップルがこれを採用する可能性はあるのか。
ブレイクスルーは突然に
半導体製造において、回路設計の微細度を示す「プロセスルール」は極めて重要な要素だ。同じ回路でもプロセスルールが小さければ、性能向上や省電力化が実現でき、さらに収益性の向上や搭載デバイスの小型化にもつながる。特にCPUやGPUの製造では、プロセスルールの微細化は新時代への突入を意味するほどのビッグイベントとなる。
しかし微細化には大きな技術的ハードルがつきまとう。微細化を進めていくと、電子のふるまいは量子力学の支配する領域に踏み込んでいき、配線の外に簡単に漏れ出てしまう。つまり、既存の設計ノウハウが通用しなくなるのだ。インテルの第6世代コア「スカイレーク」はプロセスルールが14ナノメートル、アップルのAシリーズも14~16ナノメートルで停滞している。10ナノメートルより先の領域は技術的難度が非常に高く、微細化の限界として長らく知られていた。
ところが昨年夏、IBMはパートナー企業であるGFやサムスンなどと協力し、7ナノメートルの「機能する」半導体製造に成功した、と発表した。シリコンウェハの改良や、波長が従来の10分の1以下という短波長の光源を使った、というのが技術的なハイライトだが、ユーザサイドから見れば、同じ設計のチップが単純計算でわずか4分の1の面積に収まることになるのだ。