2019.02.17
読む前に覚えておきたい用語
ファウンダリ（Foundry）
チップを実際に製造する半導体メーカーをファウンダリ（またはファブ）と呼び、自社設計、もしくはファブレス（工場を持たない）企業から委託されたチップを製造する。TSMCやサムスン電子といった半導体メーカーの多くは、ファウンダリとして他社のチップ製造を請け負っている。
プロセスルール（Process Rule）
半導体製造における集積度を示す指標の1つで、一般的に半導体回路のピッチ（間隔）を指す。プロセスルールの微細化によって小型化や高速化を実現しコスト競争力を高められるため、ファウンダリ各社は熾烈な微細化技術の開発競争を繰り広げている。
ヘテロジニアス・マルチコア（Heterogeneous Multi Core）
複数の異なるアーキテクチャのコアを統合するプロセッサのこと。Apple A10 Fusionは性能優先の高性能コアと省電力な高効率コアを各2基搭載し両者を切り替えて使う。A11 Bionic以降は複数コアを任意に組み合わせて性能と消費電力の調整幅を広げた。
悲願の10ナノプロセス プロセッサがついに登場
インテルは2019年1月、米ラスベガスで開催された「CES 2019」で、10nmプロセスで製造される第9世代コアプロセッサ「アイスレイク（Ice Lake）」と、新しいPCプラットフォーム「レイクフィールド（Lakefield）」を発表した。
アイスレイクでは、単にプロセスルールが更新されるだけでなく、「サニーコーヴ（Sunny Cove）」と呼ばれる新アーキテクチャに更新される。この数年間インテルは10nmプロセスの立ち上げに手こずっており、初の10nm世代となるはずだった「キャノンレイク（Cannon Lake）」のリリースは当初の計画より1年以上遅れ、昨年夏にひっそりと第8世代コアUプロセッサの1モデルとして登場した。しかもこのキャノンレイクは、本来の仕様を満たさずGPU（統合グラフィックス）を無効化した未完のプロセッサとなっている。このような苦難を乗り越えて、今年ようやくインテル社は本格的な10nmプロセスへの移行を実現する見込みで、その期待を一身に担っているのがこの第9世代コアプロセッサ・アイスレイクだ。
アイスレイクが採用するサニーコーヴアーキテクチャでは、従来のスカイレーク（Skylake）アーキテクチャに対していくつかの機能強化が行われている。ロード・ストアバッファやスケジューラ、実行ポートなどのサイズや構造を強化し、パイプラインの並列度を向上させると同時に、L1データキャッシュやL2キャッシュのサイズも増強することでIPC（動作クロックあたりの演算能力）を向上しているという。
また、「ジオンファイ（Xeon Phi）」やキャノンレイクに採用された新しいSIMD命令セット「AVX-512」をサポートし、メディアエンコーディングや3Dレンダリング、ディープラーニング、シミュレーション演算、暗号化／復号化などの大規模データのベクトル処理能力が大幅に強化される。
内蔵グラフィックスも更新され、インテルの統合グラフィックスとしては初めてその演算能力が1TFLOPS（浮動小数点演算を1秒間に1兆回行える性能指標）を超える見込みだ。従来は最大48基だったEU（Execution Unit）が64基に増強され、そのアーキテクチャもGen 11に更新されている。このように、アイスレイクはあらゆる点で従来のコアプロセッサを大幅強化したものとなっていることがわかる。
またインテルは、2017年5月に将来のプロセッサにサンダーボルト3を直接組み込むことを発表していたが、アイスレイクではようやくこれが実現する見込みだ。従来のインテルプロセッサでは、サンダーボルト3をサポートするために「Alpine Ridge」または「Titan Ridge」と呼ばれるコントローラチップが別途必要で、このことが特にコスト競争の激しいウィンドウズPCでサンダーボルト3がなかなか普及しない原因と1つとなっていた。しかし今後は、アイスレイクを搭載するだけでUSB−Cポートがサンダーボルト3対応となることから、同インターフェイスの普及が一気に加速するものと考えられ、対応周辺機器も充実していくことだろう。
インテルプロセッサのプロセス変遷
初代Core iプロセッサ以降のプロセスルールの歴史。2015年登場のSkylakeまではプロセス更新とアーキテクチャ更新を毎年交互に行う「チックタック」開発ロードマップだったが、2017年目標だった10nmプロセスの立ち上げに大幅な遅れが発生した。
